一种高压集成电路

摘要

本发明涉及半导体功率器件技术领域，具体的说是涉及一种高压集成互连电路。本发明的高压集成电路，包括通过高压互连线4连接的LDMOS区和高压电路区，所述LDMOS区包括LDMOS源极1、LDMOS漏极2和P型阱区3；所述LDMOS漏极2、P型阱区3、和高压电路区周围设置有高压结终端18；高压互连线4的一端穿过P型阱区3与LDMOS漏极2连接，其另一端与高压电路区连接；其特征在于，所述高压结终端18在P型阱区3处向高压互连线4的两侧内凹。本发明的有益效果为，能有效节省版图面积、简化工艺复杂度，降低器件成本。本发明尤其适用于自屏蔽高压集成互连电路。

主权项

一种高压集成电路，包括通过高压互连线(4)连接的LDMOS区和高压电路区，所述LDMOS区包括LDMOS源极(1)、LDMOS漏极(2)和P型阱区(3)；所述LDMOS漏极(2)、P型阱区(3)、和高压电路区外围设置有高压结终端(18)；高压互连线(4)的一端穿过P型阱区(3)与LDMOS漏极(2)连接，其另一端与高压电路区连接；其特征在于，所述高压结终端(18)在P型阱区(3)处的两侧内凹，使P型阱区(3)两侧的高压结终端(18)相互靠近。