发明名称 |
具有内场板结构与P型栅结合的耐压漂移区的半导体器件 |
摘要 |
具有内场板结构与P型栅相结合的耐压漂移区的半导体器件涉及半导体器件领域,解决了现有技术中半导体器件耐压低,工艺复杂和制作设备昂贵的问题,该半导体器件的耐压漂移区从下至上包括:高掺杂浓度的低阻衬底层N++,低掺杂浓度的高阻层N‑,和较高掺杂浓度的低阻层N;在低阻层N上进行硅刻蚀形成沟槽或孔,沟槽或深度为到达或接近低掺杂浓度的高阻层N‑,在沟槽或孔内制作P栅和绝缘层;在绝缘层内制作电极。本发明结构及工艺简单,制造成本低。在内场板结构的沟槽或孔的底形成P型栅,结合内场板结构,实现器件的高耐压,降低了通态电阻或压降。以600V的VDMOSFET器件为例,采用该耐压漂移区,在同等芯片面积下,通态电阻可以降低20%以上。 |
申请公布号 |
CN106409911A |
申请公布日期 |
2017.02.15 |
申请号 |
CN201610796375.2 |
申请日期 |
2016.08.31 |
申请人 |
吉林华微电子股份有限公司 |
发明人 |
左义忠;张海宇;邢文超;于博伟 |
分类号 |
H01L29/78(2006.01)I;H01L29/06(2006.01)I;H01L29/423(2006.01)I;H01L29/40(2006.01)I |
主分类号 |
H01L29/78(2006.01)I |
代理机构 |
长春菁华专利商标代理事务所 22210 |
代理人 |
陶尊新 |
主权项 |
具有内场板结构与P型栅结合的耐压漂移区的半导体器件,其特征在于,该半导体器件的耐压漂移区从下至上包括:高掺杂浓度的低阻衬底层N++,低掺杂浓度的高阻层N‑,和较高掺杂浓度的低阻层N;在低阻层N上进行硅刻蚀形成沟槽或孔,沟槽或孔深度为2μm-10μm;并到达低掺杂浓度的高阻层N‑,在沟槽或孔内制作绝缘层,在沟槽或孔底部制作P栅;在绝缘层内制作电极。 |
地址 |
132013 吉林省吉林市深圳街99号 |