FPGA内部延迟测量方法

摘要

FPGA内部延迟测量方法，涉及集成电路技术，本发明包括下述步骤：1)在FPGA的特定位置在线配置起振电路和振荡电路；所述起振电路由LUT配置为与门逻辑，与门的一个输入端作为起振信号输入端，与门的另一输入端与震荡电路的输出端连接；所述振荡电路由LUT配置为非门，并将非门的输出端与输入端连接构成；2)输入起振信号，测试并记录延迟时间。本发明可对同一块芯片内部不同位置或者不同芯片的同一位置进行对比测试，因此可对FPGA的工作性能和加工工艺稳定性进行较为可靠的检测。

主权项

FPGA内部延迟测量方法，其特征在于，包括下述步骤：1)在FPGA的特定位置在线配置起振电路和振荡电路；所述起振电路由LUT配置为与门逻辑，与门的一个输入端作为起振信号输入端，与门的另一输入端与震荡电路的输出端连接；所述振荡电路由LUT配置为非门，并将非门的输出端与输入端连接构成；2)输入起振信号，测试并记录延迟时间。