发明名称 |
基于多核处理器的现场可编程门阵列芯片的并行布线方法 |
摘要 |
本发明涉及一种基于多核处理器的现场可编程门阵列芯片的并行布线方法。该方法流程可以分为主线程和至少一个子线程。主线程对FPGA芯片的源节点进行识别,获取源节点关联的第一候选节点,之后主线程根据第一候选节点的数量和多核处理器的核数,确定子线程的数量,并启动子线程;主线程根据第一候选节点的数量,启动与数量相同的子线程。主线程通过向子线程依次发送第一候选节点,接收子线程根据第一候选节点并行计算出的相应COST值。主线程对最低的COST值对应的第一候选节点进行识别,根据识别结果,对FPGA芯片进行布线。该方法通过子线程对候选节点COST值的并行计算,有效的降低了布线的运行时间。 |
申请公布号 |
CN106407023A |
申请公布日期 |
2017.02.15 |
申请号 |
CN201610805258.8 |
申请日期 |
2016.09.06 |
申请人 |
北京深维科技有限公司 |
发明人 |
耿嘉;樊平 |
分类号 |
G06F9/54(2006.01)I |
主分类号 |
G06F9/54(2006.01)I |
代理机构 |
北京亿腾知识产权代理事务所 11309 |
代理人 |
陈霁 |
主权项 |
一种基于多核处理器的现场可编程门阵列芯片的并行布线方法,其特征在于,所述方法流程分为主线程和至少一个子线程,所述方法包括:所述主线程对FPGA芯片的源节点进行识别,获取所述源节点关联的第一候选节点;所述主线程根据所述第一候选节点的数量和多核处理器的核数,确定所述子线程的数量,并启动所述子线程;所述主线程向启动后的所述子线程依次发送所述第一候选节点;所述主线程接收所述子线程根据所述第一候选节点并行计算出的相应COST值;所述主线程对最低的所述COST值对应的所述第一候选节点进行识别;所述主线程根据识别结果,对所述FPGA芯片进行布线。 |
地址 |
100080 北京市海淀区海淀大街27号8号楼4层东侧A区A62 |