高电源电压下抑制位线负电压的电路及方法

摘要

本发明涉及电子技术领域，具体涉及高电源电压下抑制位线负电压的电路，包括，N个SRAM存储单元，每一SRAM存储单元连接一第一位线和一第二位线及一相应的字线，于其中一字线被选中时，对相应的SRAM存储单元进行写操作；检测单元，用以检测每个SRAM存储单元的电源电压，并依据电源电压的变化产生调整信号；控制单元，连接检测单元，用以受调整信号的调整以在电源电压超过一阈值时，使第一位线或者第二位线上耦合得到的负电压接地。本发明通过调整使得电源电压升高时，第一位线或者第二位线上耦合得到的负电压接地，以避免位线通路上MOS晶体管的栅氧化层的损伤，实现高电压时位线负电压的抑制，电路简单并且节省电路面积。

主权项

高电源电压下抑制位线负电压的电路，其特征在于，包括，N个SRAM存储单元，每一所述SRAM存储单元连接一第一位线和一第二位线及一相应的字线，于其中一所述字线被选中时，对相应的所述SRAM存储单元进行写操作；检测单元，用以检测每个所述SRAM存储单元的电源电压，并依据所述电源电压的变化产生调整信号；控制单元，连接所述检测单元，用以受所述调整信号的调整以在所述电源电压超过一阈值时，使所述第一位线或者所述第二位线上耦合得到的负电压接地。