基于模拟延迟锁相环的时钟产生器

摘要

本发明提供一种基于模拟延迟锁相环的时钟产生器，包括：用于根据参考时钟信号，产生多组延迟时钟信号的闭环反馈系统；与所述闭环反馈系统相连，用于对所述多组延迟时钟信号的占空比进行调整，并输出所述时间交织逐次逼近型模数转换器的输入时钟信号的边沿组合电路。本发明的闭环反馈系统产生六组占空比为50％的延迟时钟信号，并通过边沿组合电路对六组占空比为50％的延迟时钟信号进行组合处理，产生六组占空比为20％的输入时钟信号作为六通道时间交织逐次逼近型模数转换器的输入时钟，解决了传统输入时钟信号不够精确的问题。

主权项

一种基于模拟延迟锁相环的时钟产生器，应用于时间交织逐次逼近型模数转换器，其特征在于，包括：用于根据参考时钟信号，产生多组延迟时钟信号的闭环反馈系统，所述闭环反馈系统产生六组占空比为50％的延迟时钟信号，其中，所述六组延迟时钟信号的相位等比例增加，且所述闭环反馈系统为模拟延迟锁相环；与所述闭环反馈系统相连，用于对所述多组延迟时钟信号的占空比进行调整，并输出所述时间交织逐次逼近型模数转换器的输入时钟信号的边沿组合电路；其中，所述边沿组合电路将所述六组延迟时钟信号进行两两组合处理，输出六组占空比为20％的输入时钟信号，其中，进行组合处理的两组延迟时钟信号的相位差为预设值。