发明名称 RAM Bitfehler Detektion
摘要 Um Bitfehler in einem RAM-Bereich (RAM) eines Getriebe-Steuergeräts sicher zu detektieren, um im Falle der Detektion ein Fehlersignal ausgeben zu können, wird eine Programmlogik zum Ausgeben eines Fehlersignals bei Detektion eines Bitfehlers in einem RAM-Bereich eines Getriebe-Steuergeräts offenbart, wobei eine Ablaufvorschrift (P) auf zumindest eine, in einem Variablenspeicherbereich (VB) des RAM-Bereichs (RAM) des Getriebe-Steuergeräts gespeicherte Variable (V) zugreift, gekennzeichnet durch die folgenden Schritte: a)Kopieren des Inhalts des Variablenspeicherbereichs (VB) in einen Spiegelspeicherbereich (SB), wenn die Ablaufvorschrift (P) auf zumindest eine, in einem Variablenspeicherbereich (VB) des RAM-Bereichs (RAM) des Getriebe-Steuergeräts gespeicherte Variable (V) zugreift; b)Erstes Durchlaufen der Ablaufvorschrift (P), wobei die zumindest eine Variable (V) im Variablenspeicherbereich (VB) geändert wird; c)Zweites Durchlaufen der Ablaufvorschrift (P) unter Verwendung des Spiegelspeicherbereichs (SB), wobei die Kopie der zumindest einen Variablen (V) geändert wird; d)Vergleich des Inhalts des Variablenspeicherbereichs (VB) nach Schritt b) mit dem Inhalt des die Kopie der zumindest einen Variablen (V) beinhaltenden Speicherbereichs nach Schritt c); e)Ausgabe eines Fehlersignals, wenn der Vergleich gemäß Schritt d) einen Bitfehler in Form eines Unterschieds zwischen dem Variablenspeicherbereich (VB) und dem Inhalt des die Kopie der zumindest einen Variablen beinhaltenden Speicherbereichs ergibt. Zudem wird ein Getriebe-Steuergerät mit einer Programmlogik nach offenbart.
申请公布号 AT15180(U1) 申请公布日期 2017.02.15
申请号 AT20160008015U 申请日期 2015.07.07
申请人 AVL List GmbH 发明人 Harald Brandl
分类号 G06F11/30;G06F11/08 主分类号 G06F11/30
代理机构 代理人
主权项
地址