| 摘要 |
하이 레벨 합성에서의 시스템 아키텍처를 추출하는 것은 하이 레벨 프로그래밍 언어 설명의 제1 함수 및 하이 레벨 프로그래밍 설명(210, 215, 220)의 제어 흐름 구성 내에 포함되는 제2 함수를 결정하는 단계를 포함한다. 제2 함수는 제1 함수(225)의 데이터 소모 함수이도록 결정된다. 회로 설계 내에서, 로컬 메모리를 포함하는 포트는 자동으로 발생된다(240). 포트는 제1 함수의 제1 회로 블록 구현을 회로 설계 내의 제2 함수의 제2 회로 블록 구현에 커플링한다. |
