发明名称 Power Clock Counter 5- A power supply circuit system using a negative threshold five-terminal NMOS FET device for Power Clock Counter
摘要 교류 및 직류 전원의 고 전압에서 저 전압의 직류 전원으로 변환하는 전압 변환 장치에서, 별도의 통상 변압 회로의 구성이 없으며, 음의 게이트 소스간의 전압(negative Vgs) 특성을 갖는 디플리션 엔모스(depletion NMOS(N-type metal oxide semiconductor)) 전계 효과 트랜지스터(FET(field effect transistor))의 구성, 즉, 음의 문턱전압 5-단자 엔모스 트랜지스터 소자(negative threshold 5-terminal NMOS FET)의 소자를 포함함을 특징으로 한다. 따라서, 통상 변압 회로(100) 영역에서 차지하는 면적을 제거하여 저 비용 회로의 구현이 가능하고, 고 전압 공급 전원 영역까지 프리 전압(free voltage) 동작 구현을 특징으로 하는 전력 공급 장치이다. 또한, 임계 과전류가 개시되었을 때 일정 주기 후에 회로를 차단하거나 복구할 때 과전류 Sensor 신호가 발생하면 그 신호가 Counter 활성화 신호인 CNT_EN으로 사용되어 전원 Pulse Counter부의 Count 동작 개시 시점으로 동작한다.
申请公布号 KR101706016(B1) 申请公布日期 2017.02.13
申请号 KR20160066038 申请日期 2016.05.29
申请人 강희복 发明人 강희복
分类号 H03K21/08;H02M7/155;H03F3/45 主分类号 H03K21/08
代理机构 代理人
主权项
地址