发明名称 |
半導体装置及びその製造方法、並びに、電子機器 |
摘要 |
【課題】積層された複数の基板を個片化する場合のチッピングの影響を低減する。【解決手段】半導体装置において、所定の回路又は部品からなるパターンの周囲を囲む溝が形成された基板が積層されている。本技術は、例えば、各層に貫通孔が形成され、貫通孔の内側にレンズが配置されている積層レンズ構造体や、積層レンズ構造体と受光素子とを一体化したカメラモジュール、画素基板と制御基板が積層された固体撮像装置等に適用できる。【選択図】図55 |
申请公布号 |
JP2017032799(A) |
申请公布日期 |
2017.02.09 |
申请号 |
JP20150152922 |
申请日期 |
2015.07.31 |
申请人 |
ソニーセミコンダクタソリューションズ株式会社 |
发明人 |
白岩 利章;岡本 正喜;松谷 弘康;伊藤 啓之;齋藤 卓;大島 啓示;藤井 宣年;田澤 洋志;石田 実 |
分类号 |
G02B7/02;G02B3/00;H04N5/225;H04N5/335 |
主分类号 |
G02B7/02 |
代理机构 |
|
代理人 |
|
主权项 |
|
地址 |
|