发明名称 プレーナ型異種デバイス
摘要 一実施形態において、第2の半導体層は、第1の半導体層の上に(例えば、複数の層転写技術を用いて)転写される。第2の層は、複数の所望のウェル内にパターニングされる。複数のウェルの間に、第1の層が露出する。S1及びS2の両方を含むプレーナ型異種基板を完成させるべく、露出された第1の層は転写された第2の層のレベルまでエピタキシャルに成長させられる。複数の異種材料は、例えば、III−V族又はIV族材料のうち1つから形成されたPチャネルデバイスが、III−V族又はIV族材料のうち1つから形成されたNチャネルデバイスと同一平面を成すように利用され得る。実施形態は、第1の層の上に転写されようとしている第2の層により、格子パラメータの適合を必要としない。また、バッファ及び/又はヘテロエピタキシーは存在しない(又はほとんど存在しない)。他の複数の実施形態は本明細書で説明される。
申请公布号 JP2017504951(A) 申请公布日期 2017.02.09
申请号 JP20160526310 申请日期 2013.12.18
申请人 インテル・コーポレーション 发明人 ジュン、キミン;モロー、パトリック
分类号 H01L21/20;H01L21/02;H01L21/8238;H01L27/08;H01L27/092;H01L27/12 主分类号 H01L21/20
代理机构 代理人
主权项
地址
您可能感兴趣的专利