| 摘要 |
【課題】半導体素子を搭載するプリント配線板のファインピッチ化および製造工程の削減による低コスト化。【解決手段】樹脂絶縁層１１と導体層１２とを交互に積層し、第１面１０ａおよび第１面１０ａと反対側の第２面１０ｂを有するビルドアップ配線層１０の第１面１０ａの部側に半導体素子などの電子部品と接続される第１パッド１３と、外周部に外部の配線板と接続される第２パッド１４とが形成されている。この第１パッド１３上に第１シード層２１ａを介してはんだ層２２がめっきにより形成されている。また、第２パッド１４上に第２シード層２１ｂを介して導体ポスト２３がめっきにより形成されている。そして、このプリント配線板１の第１シード層２１ａと第２シード層２１ｂとが同じ層から構成されている。【選択図】図１ |
