发明名称 |
ホール形成方法、並びに多層配線の製造方法、半導体装置の製造方法、表示素子の製造方法、画像表示装置の製造方法、及びシステムの製造方法 |
摘要 |
【課題】プロセス再現性が高く、微細なホールを効率よく低コストで形成することができるホール形成方法、並びに、該ホール形成方法を用いてビアホールを形成した多層配線、半導体装置、表示素子、画像表示装置、及びシステムの提供。【解決手段】基材上にピラー形成液を付与してピラーを形成するピラー形成工程と、前記ピラーが形成された基材上に絶縁膜形成材料を付与して絶縁膜を形成する絶縁膜形成工程と、前記ピラーを除去して前記絶縁膜に開口部を形成するピラー除去工程と、前記開口部が形成された絶縁膜を熱処理する熱処理工程とを含むホール形成方法である。【選択図】図1F |
申请公布号 |
JP2017034269(A) |
申请公布日期 |
2017.02.09 |
申请号 |
JP20160183205 |
申请日期 |
2016.09.20 |
申请人 |
株式会社リコー;株式会社SIJテクノロジ |
发明人 |
曽根 雄司;植田 尚之;中村 有希;安部 由希子;村田 和広;増田 一之 |
分类号 |
H01L21/768;G02F1/1343;G02F1/1368;H01L21/336;H01L29/786;H01L51/50;H05B33/10;H05B33/22;H05B33/26 |
主分类号 |
H01L21/768 |
代理机构 |
|
代理人 |
|
主权项 |
|
地址 |
|