| 摘要 |
본 발명은 반도체 메모리 장치에 관한 것으로서, 부하 트랜지스터와 구동 트랜지스터를 포함하는 2개의 인버터가 상호 교차결합되고, 비트라인에서 상기 각 인버터로의 접근을 허용하는 2개의 엑세스 트랜지스터를 포함하여 이루어지는 SRAM 셀을 포함하되, 상기 SRAM 셀은 상기 엑세스 트랜지스터와 구동 트랜지스터 사이에 연결되는 전도 트랜지스터를 포함하고, 상기 전도 트랜지스터의 게이트 전극이 열방향 보조라인에 의해 제어되는 것을 특징으로 한다. 종래 6T SRAM 셀에 비해 더미 읽기 안정성 및 읽기 안전성을 향상시킬 뿐 아니라 열방향 음전압 바이어스 제어의 도움으로 쓰기 능력을 향상시킴으로써, 내장 데이터 저장 소자의 안정성을 향상시킬 수 있는 효과가 있다. |
