| 摘要 |
Die Erfindung betrifft ein Verfahren zur Gleichspannungswandlerregelung mit einem Spannungseingang (Vin) und einem Spannungsausgang (Vout) nach einem Konstant-Ein- oder Konstant-Aus-Zeit-Verfahren, der zur Wandlung der Spannung mindestens einen Schalter (S1) aufweist und wobei die Zeitpunkte des periodischen Öffnens und Schließens des Schalters (S1) mittels eines Schaltsignal (SS1). von dem Potenzialverlauf an seinem Spannungsausgang (Vout) abhängen. Die Dauer (TE) der Ein-Zeit (TE) ist im Falle eines Konstant-Ein-Zeit-Verfahrens konstant bzw. die Dauer (TA) der Aus-Zeit (TA) im Falle eines Konstant-Aus-Zeit-Verfahrens. Das Potenzial eines internen Spannungssignals (Vi), dessen Potenzial von der Ausgangsspannung am Spannungsausgang (Vout) abhängt, wird durch einen Komparator (COMP) erfasst und mit einer Referenzspannung (Ref) verglichen. Dieser erzeugt ein Komparatorausgangssignal (Cs). Die Zeit, in der das Komparatorausgangssignal (Cs) sich im Zustand („AN”) befindet wird auf eine Mindestzeit zur Erzeugung des Schaltsignals (SS1) im Falle eines Konstant-Ein-Zeit-Verfahrens verlängert. Die Zeit, in der das Komparatorausgangssignal (Cs) sich im Zustand („AUS”) befindet wird auf eine Mindestzeit zur Erzeugung des Schaltsignals (SS1) im Falle eines Konstant-Aus-Zeit-Verfahrens verlängert. Eine Offsetspannung (Voff) wird in Abhängigkeit von dem Schaltsignal (SS1) zwischen dem Potenzial am Spannungsausgang (Vout) und dem internen Spannungssignal (Vi) zur Erzeugung dieses internen Spannungssignals (Vi) erzeugt. |
