发明名称 |
装置、方法、集積回路、プログラム、及び有形のコンピュータ可読記憶媒体 |
摘要 |
【課題】複数のプロセッサシステムの低電力状態の間にメモリの複数の領域を保護する。【解決手段】方法は、プロセッサシステムを低電力モードへ移行させるとき、低電力モードの間に保護される複数のメモリ領域のメモリアドレスを格納するデータ構造に基づいて、少なくとも第1のシグネチャを生成する406ことを含む。低電力モードからのプロセッサシステムのレジュームプロセスの間に、少なくとも第2のシグネチャが、低電力モードの間に保護されるメモリ領域のメモリアドレスを格納するデータ構造に基づいて生成される416。第1のシグネチャが第2のシグネチャに一致するとき、プロセッサシステムレジュームは低電力モードからレジュームする。第1のシグネチャが第2のシグネチャに一致しないとき、エラーが生成される424。【選択図】図4 |
申请公布号 |
JP2017033591(A) |
申请公布日期 |
2017.02.09 |
申请号 |
JP20160201359 |
申请日期 |
2016.10.12 |
申请人 |
インテル・コーポレーション |
发明人 |
ピアソン、エイドリアン アール.;ソーンバーグ、クリストファー アンドリュー;ブラウン、スティーブン ジェイ.;ムングイア、ピーター アール. |
分类号 |
G06F12/06 |
主分类号 |
G06F12/06 |
代理机构 |
|
代理人 |
|
主权项 |
|
地址 |
|