发明名称 処理装置
摘要 【課題】メイン制御部とパネル制御部との間を、シリアルバスを介して送信されるステータス要求のデータ量を少なくすることで、通信負担を抑制する。【解決手段】メイン制御部は、複数のステータス情報毎に設けられ、それぞれ定められた所定時間毎に、該当のステータス情報を要求するステータス要求を出力する複数のステータス要求出力部と、各ステータス要求出力部が出力するステータス要求が入力され、入力された順に入力された前記ステータス要求を、シリアルバスを介してパネル制御部に送信する、ステータス要求調停部と、を有し、複数のステータス要求出力部のうち、少なくとも2つのステータス要求出力部の前記所定時間が互いに異なる。【選択図】図3
申请公布号 JP2017033383(A) 申请公布日期 2017.02.09
申请号 JP20150154134 申请日期 2015.08.04
申请人 ブラザー工業株式会社 发明人 伊藤 雅典
分类号 G06F13/36;B41J29/42;H04N1/00 主分类号 G06F13/36
代理机构 代理人
主权项
地址