发明名称 一种BCD半导体器件及其制造方法
摘要 本发明涉及一种BCD半导体器件极其实现方法,包括高压nLIGBT器件(1)、第一类高压nLDMOS器件(2)、第二类高压nLDMOS器件(3)、第三类高压nLDMOS器件(4)、低压NMOS器件(5)、低压PMOS器件(6)和低压NPN器件(7);所述在高压nLIGBT器件(1)和第一类高压nLDMOS(2)的n型漂移区阱(21、22)中分别引入n型重掺杂层(201、202);p型降场层(301、302)分别位于n型重掺杂层(201、202)的下方、被n型漂移区阱(21、22)包围。实现了在相同芯片面积的情况下具有更小的导通电阻(或在相同的导通能力的情况下具有更小的芯片面积)。且其制造方法简单,工艺难度相对较低。
申请公布号 CN103337498B 申请公布日期 2017.02.08
申请号 CN201310213004.3 申请日期 2013.05.31
申请人 深圳市联德合微电子有限公司 发明人 乔明;李燕妃;许琬;陈涛;张波
分类号 H01L27/06(2006.01)I;H01L29/06(2006.01)I;H01L29/10(2006.01)I;H01L21/8249(2006.01)I 主分类号 H01L27/06(2006.01)I
代理机构 深圳市兴科达知识产权代理有限公司 44260 代理人 王翀
主权项 一种BCD半导体器件,包括高压nLIGBT器件(1)、第一类高压nLDMOS器件(2)、第二类高压nLDMOS器件(3)、第三类高压nLDMOS器件(4)、低压NMOS器件(5)、低压PMOS器件(6)和低压NPN器件(7);在所述高压nLIGBT器件(1)和第一类高压nLDMOS器件(2)的n型漂移区阱(21、22)中分别引入n型重掺杂层(201、202);p型降场层(301、302)分别位于n型重掺杂层(201、202)的下方、被n型漂移区阱(21、22)包围,所述高压nLIGBT器件(1)做在p型衬底(10)中,n型重掺杂层(201)位于场氧化层(51)下、被n型漂移区阱(21)包围;p型降场层(301)位于n型重掺杂层(201)下方;p<sup>+</sup>阳极区(72)处于阳极金属(902)下、被n型漂移区阱(21)包围;n<sup>+</sup>阴极区(81)和p<sup>+</sup>阱接触区(71)并排处于阴极金属(901)下、被p型体区(31)包围;多晶硅栅(61)部分处于栅氧化层(41)上、部分处于场氧化层(51)上;阴极金属(901)、阳极金属(902)和多晶硅栅(61)之间通过金属前介质(11)相互隔离;所述第一类高压nLDMOS器件(2)做在p型衬底(10)中,n型重掺杂层(202)位于场氧化层(51)下、被n型漂移区阱(22)包围;p型降场层(302)位于n型重掺杂层(202)下方;n<sup>+</sup>漏区(83)处于漏极金属(904)下、被n型漂移区阱(22)包围;n<sup>+</sup>源区(82)和p<sup>+</sup>阱接触区(73)并排处于源极金属(903)下、被p型体区(32)包围;多晶硅栅(63)部分处于栅氧化层(42)上、部分处于场氧化层(51)上;源极金属(903)、漏极金属(904)和多晶硅栅(63)之间通过金属前介质(11)相互隔离;所述第二类高压nLDMOS器件(3)做在p型衬底(10)中,n<sup>+</sup>漏区(85)处于漏极金属(906)下、被n型漂移区阱(23)包围;n<sup>+</sup>源区(84)和p<sup>+</sup>阱接触区(74)并排处于源极金属(905)下、被p型体区(33)包围;多晶硅栅(65)部分处于栅氧化层(43)上、部分处于场氧化层(51)上;源极金属(905)、漏极金属(906)和多晶硅栅(65)直接通过金属前介质(11)相互隔离;所述第三类高压nLDMOS器件(4)做在p型衬底(10)中,n<sup>+</sup>漏区(87)处于漏极金属(908)下、被n型漂移区阱(24)包围;n<sup>+</sup>源区(86)和p<sup>+</sup>阱接触区(75)并排处于源极金属(907)下、被p型体区(34)包围;多晶硅栅(66)处于栅氧化层(44)上;源极金属(907)、漏极金属(908)和多晶硅栅(66)之间通过金属前介质(11)相互隔离;所述低压NMOS器件(5)做在p型阱(35)中,p型阱(35)被衬底(10)包围,其n<sup>+</sup>漏区(89)处于漏极金属(910)下、被p型阱(35)包围;n<sup>+</sup>源区(88)和p<sup>+</sup>阱接触区(76)并排处于源极金属(909)下、被p型阱(35)包围;多晶硅栅(67)处于栅氧化层(45)上、金属前介质(11)下;多晶硅栅(67)、源极金属(909)和漏极金属(910)通过金属前介质(11)相互隔离;所述低压PMOS器件(6)做在n漂移区阱(25)中,p<sup>+</sup>漏区(78)处于漏极金属(912)下、被n型漂移区阱(25)包围,p<sup>+</sup>源区(77)和n<sup>+</sup>阱接触区(810)并排处于源极金属(911)下、被n型漂移区阱(25)包围,多晶硅栅(68)处于栅氧化层(46)上、金属前介质(11)下,所述多晶硅栅(68)、源极金属(911)和漏极金属(912)通过金属前介质(11)相互隔离;所述低压NPN器件(7)做在p型衬底(10)中,集电区n型阱(26)置于p型衬底(10)中,基区p型阱(36)被集电区n型漂移阱(26)包围,基极p<sup>+</sup>接触区(79)位于基极金属(914)下、被基区p阱(36)包围,发射极n<sup>+</sup>区(812)位于发射极金属(915)下、被基区p型阱(36)包围,集电极n<sup>+</sup>区(811)位于集电极金属(913)下、被n型漂移区阱(26)包围,集电极金属(913)、基极金属(914)和发射极金属(915)通过金属前介质11相互隔离。
地址 518031 广东省深圳市南山区艺园路马家龙田厦产业园2-008号