一种基于FPGA的复混沌简化系统的混沌信号发生器

摘要

本发明具体涉及一种基于FPGA的复混沌简化系统的混沌信号发生器。本发明由四个模块构成，分别是分频器模块，寄存器模块，浮点数运算模块，浮点数转整形数模块；分频器模块产生clk信号，提供其他模块使用的时钟信号，模块的输入为板上晶振产生频率为50MHz的系统时钟，输出为clk信号；寄存器模块用于存放系统的初值和作为输出数据的缓存，在分频器引出的时钟clk作用下，将寄存器中的数据输出给下一级浮点数运算模块。本发明将结合复混沌系统的简化系统，以复Lü简化混沌系统为例设计四个核心模块实现基于FPGA的复混沌简化系统的混沌信号发生器。

主权项

一种基于FPGA的复混沌简化系统的混沌信号发生器，其特征在于：由四个模块构成，分别是分频器模块，寄存器模块，浮点数运算模块，浮点数转整形数模块；分频器模块产生clk信号，提供其他模块使用的时钟信号，模块的输入为板上晶振产生频率为50MHz的系统时钟，输出为clk信号；寄存器模块用于存放系统的初值和作为输出数据的缓存，在分频器引出的时钟clk作用下，将寄存器中的数据输出给下一级浮点数运算模块，输入为initial语句产生的初始值，上个时钟信号浮点数运算模块产生的经过计算后的数据和时钟频率clk，输出为在当前时钟信号clk作用下寄存器缓存的数据；浮点数运算模块用于计算浮点数，包括浮点数的乘法和浮点数的加法运算，输入为时钟信号clk，寄存器缓存的寄存器数据，输出为在时钟信号clk作用下经过该模块计算后的寄存器数据；浮点数转整形数模块的作用是因为FPGA只能处理整形数，通过该模块产生能使FPGA使用的整形数；其输入信号为时钟信号clk，浮点数运算模块产生的浮点数，输出为在时钟信号clk作用下浮点数运算模块产生的浮点数对应的整形数；分频器模块：采用计数器分频，当复位键按下时，计数器清零，而当计数器计到预定数值时，使输出信号电平发生翻转，同时计数器清零，调整计数器的计数参数范围，得到需要的分频时钟。寄存器模块：定义的reg寄存器是32位，在reg寄存器初始化的过程中采用initial语句赋值，且initial语句只执行一次，对reg寄存器赋予不同的初值；浮点数运算模块：在系统运行时，系统产生的数据是32位的单精度浮点数，调用QuartusⅡ软件里自带的浮点数运算处理模块；浮点数转整形数模块：在宏功能浮点数运算模块运算完成之后，把浮点数转换为整形数，采用QuartusⅡ软件里自带的浮点数转整形数的宏功能模块，其中设置输入为32位单精度浮点数，输出数据的位数结合所选用的数模转换芯片定为12位。