BUFFER AMPLIFIER CIRCUIT FOR ENHANCING SLEW RATE OUTPUT SIGNAL THEREOF AND DECICES HAVING SAME

摘要

버퍼 증폭기 회로는 제1액티브 로드를 갖는 제1차동 증폭기와 제2액티브 로드를 갖는 제2차동 증폭기를 포함하는 버퍼 증폭기와, 차동 스위치 신호들과 상기 버퍼 증폭기의 입력 신호를 이용하여 상기 버퍼 증폭기의 출력 단자의 출력 신호를 상기 제1액티브 로드와 상기 제2액티브 로드 중에서 어느 하나로 피드백하여 상기 출력 신호의 슬루 레이트를 향상시키는 피드백 회로를 포함한다.