发明名称 |
PUF模糊提取电路和方法 |
摘要 |
PUF模糊提取电路,涉及电子技术,本发明包括下述部分:多数表决模块,用于对相同激励产生的响应数据的各位进行多数表决,以多数表决结果作为多数表决模块的输出结果,所述响应数据为对相同激励源产生的至少三次响应的响应数据;汉明码编码模块,用于对多数表决模块的输出结果进行汉明编码;错误纠正模块,存储有初始化阶段中生成的辅助汉明码,用于与汉明码编码模块的输出对照以检查其错误信息并输出最终响应;多数表决模块的输出端连接汉明码编码模块的输入端,汉明码编码模块的输出端连接错误纠正模块的输入端。本发明所消耗的逻辑资源数量较BCH纠错码实现的模糊提取电路少很多。 |
申请公布号 |
CN106385316A |
申请公布日期 |
2017.02.08 |
申请号 |
CN201610794033.7 |
申请日期 |
2016.08.31 |
申请人 |
电子科技大学 |
发明人 |
谢小东;任子木 |
分类号 |
H04L9/32(2006.01)I |
主分类号 |
H04L9/32(2006.01)I |
代理机构 |
成都惠迪专利事务所(普通合伙) 51215 |
代理人 |
刘勋 |
主权项 |
PUF模糊提取电路,其特征在于,包括下述部分:多数表决模块,用于对相同激励产生的响应数据的各位进行多数表决,以多数表决结果作为多数表决模块的输出结果,所述响应数据为对相同激励源产生的至少三次响应的响应数据;汉明码编码模块,用于对多数表决模块的输出结果进行汉明编码;错误纠正模块,存储有初始化阶段中生成的辅助汉明码,用于与汉明码编码模块的输出对照以检查其错误信息并输出最终响应;多数表决模块的输出端连接汉明码编码模块的输入端,汉明码编码模块的输出端连接错误纠正模块的输入端。 |
地址 |
610000 四川省成都市高新区(西区)西源大道2006号 |