| 摘要 |
적층 구조의 반도체 칩들의 신호 전달 경로를 개선한 반도체 메모리 장치 및 시스템이 개시된다. 상기 반도체 메모리 장치의 일예에 따르면, 데이터를 저장하기 위한 메모리 셀이 배치되는 제1 영역 및 외부와 신호를 교환하기 위한 다수 개의 스루 실리콘 비아들이 형성된 제2 영역을 포함하는 제1 반도체 칩 및 상기 제1 반도체 칩의 상부에 적층되며, 데이터를 저장하기 위한 메모리 셀이 배치되는 제3 영역 및 상기 제1 반도체 칩과의 전기적 연결을 위한 다수 개의 스루 실리콘 비아들이 형성된 제4 영역을 포함하는 적어도 하나의 제2 반도체 칩을 구비하며, 상기 제2 영역에 형성된 상기 다수 개의 스루 실리콘 비아들은, 외부의 전원전압을 수신하는 제1 및 제2 스루 실리콘 비아를 포함하며, 상기 제4 영역에 형성된 상기 다수 개의 스루 실리콘 비아들은, 상기 제2 스루 실리콘 비아와 전기적으로 연결되어 상기 외부의 전원전압을 수신하는 제3 스루 실리콘 비아를 포함하는 것을 특징으로 한다. |
