| 摘要 |
【課題】オン電圧の増大を抑制しつつターンオフ損失を低減できる半導体装置を提供する。【解決手段】第１導電型のドリフト領域１と、ドリフト領域１の上面側に配置された第２導電型のベース領域２ａ〜２ｃと、ベース領域２ａ〜２ｃの上部に配置され、ドリフト領域１よりも高不純物密度の第１導電型の第１主電極領域３ａ〜３ｃと、第１主電極領域３ａ〜３ｃ及びベース領域２ａ〜２ｃを貫通するトレンチ内に設けられたゲート絶縁膜４ａ，４ｂと、トレンチ内にゲート絶縁膜４ａ，４ｂを介して埋め込まれたゲート電極５ａ，５ｂと、トレンチの底部を覆うように配置された第２導電型のゲート被覆半導体層１２と、ベース領域２ａ〜２ｃとゲート被覆半導体層１２とに挟まれた第１導電型の中間半導体層１３ａ〜１３ｃと、ドリフト領域１の下面側に配置された第２導電型の第２主電極領域９とを備える。【選択図】図１ |
