发明名称 暗号処理装置
摘要 複数のメモリセルがアレイ状に配置されたメモリセルアレイと暗号制御回路とを備える暗号処理装置であって、複数のメモリセルは、異なる複数の電気的信号が印加されることによって、抵抗値が複数の可変抵抗値範囲の間を可逆的に遷移する、可変状態のメモリセルと、可変状態に変化させるような電気的ストレスであるフォーミングストレスが印加されない限り可変状態とならず、かつ、抵抗値が可変抵抗値範囲のいずれとも重複しない初期抵抗値範囲にある、初期状態のメモリセルと、を含み、メモリセルアレイにおいて、各メモリセルが初期状態にあるか可変状態にあるかの違いを利用して変換パラメータデータが記録されており、変換パラメータデータを用いて、平文データの暗号化および暗号文データの復号化の少なくとも一方を実行する、暗号処理装置。
申请公布号 JPWO2014132662(A1) 申请公布日期 2017.02.02
申请号 JP20140557914 申请日期 2014.02.28
申请人 パナソニックIPマネジメント株式会社 发明人 加藤 佳一;前田 卓治;井上 信治;須藤 正人
分类号 H04L9/10;G06F21/60 主分类号 H04L9/10
代理机构 代理人
主权项
地址