发明名称 演算処理装置および演算処理装置の制御方法
摘要 【課題】 演算処理装置の性能が低下することを抑制する。【解決手段】 演算処理装置は、命令の実行に用いるデータを保持する第1レジスタ部と、第1レジスタ部が保持するデータの一部を保持する第2レジスタ部と、第2レジスタ部が保持したデータを用いて演算を実行する演算部と、第1レジスタ部が第2レジスタ部に転送するデータのエラーを検出する第1エラー検出部と、第1エラー検出部がデータのエラーを検出した場合、命令の実行を中断する制御部と、第1エラー検出部がデータのエラーを検出した場合、第1レジスタ部が保持したデータのエラーを訂正するエラー訂正部とを有する。【選択図】 図1
申请公布号 JP2017027351(A) 申请公布日期 2017.02.02
申请号 JP20150144938 申请日期 2015.07.22
申请人 富士通株式会社 发明人 木村 弘志;大貫 祥照
分类号 G06F11/00;G06F9/38 主分类号 G06F11/00
代理机构 代理人
主权项
地址