发明名称 PCI Expressの改善
摘要 複数のレーンを含むリンクがアクティブ状態を終了するという識別がなされる。リンク経由で前に送信されたデータに基づいて、パリティ情報が、複数のレーンのために維持され、パリティ情報のインジケーションがアクティブ状態の終了の前に送信される。
申请公布号 JP2017504095(A) 申请公布日期 2017.02.02
申请号 JP20160532604 申请日期 2013.12.26
申请人 インテル・コーポレーション 发明人 ウ、ズオグオ;ダス シャーマ、デベンドラ;マズムデール、ムド.モヒウディン;バストラ、スバス;シャオ、カイ
分类号 G06F13/00;G06F13/36 主分类号 G06F13/00
代理机构 代理人
主权项
地址