| 摘要 |
본 기술은 반도체 메모리 장치 및 이의 동작 방법에 관한 것으로, 다수의 비트라인들과 연결된 다수의 메모리 스트링들을 포함하는 메모리 셀 어레이, 상기 메모리 셀 어레이에 대한 프로그램 전압 인가 동작 및 검증 동작을 수행하기 위한 주변 회로부, 및 상기 다수의 선택 트랜지스터 셀들에 대한 검증 동작 시 상기 다수의 비트라인들 중 이븐 비트라인 그룹과 연결된 제1 메모리 스트링들에 포함된 제1 선택 트랜지스터 셀들과 상기 다수의 비트라인들 중 오드 비트라인 그룹과 연결된 제2 메모리 스트링들에 포함된 제2 선택 트랜지스터 셀들을 구분하여 검증 동작을 수행하도록 상기 주변 회로부를 제어하기 위한 제어 로직을 포함한다. |
