多路LVDS时钟线路检测方法和系统

摘要

本发明涉及一种多路LVDS时钟线路检测方法和系统，接收多路LVDS信号，获取一路LVDS信号的时钟信号作为基础时钟信号。根据基础时钟信号进行倍频处理得到采样时钟信号，对基础时钟信号进行采样得到常数时钟数据。根据常数时钟数据以及常数数据对各路LVDS信号中的时钟信号和数据信号进行位对齐处理，使基础时钟信号对应的常数时钟数据与常数数据一致。对各路LVDS信号中位对齐处理之后的时钟信号进行采集，得到各时钟信号对应的常数时钟数据，若存在时钟信号对应的常数时钟数据与常数数据不一致时输出时钟线路故障提醒信息。对各路时钟信号位对齐处理后进行检测，避免因存在未检测的时钟线路存在故障而导致显示屏的图像异常，提高了多路LVDS时钟线路检测的可靠性。

主权项

一种多路LVDS时钟线路检测方法，其特征在于，包括以下步骤:接收多路LVDS信号并进行采集，获取其中一路LVDS信号的时钟信号作为基础时钟信号；根据所述基础时钟信号进行倍频处理，得到采样时钟信号；根据所述采样时钟信号对所述基础时钟信号进行采样，得到对应的常数时钟数据；根据所述基础时钟信号对应的常数时钟数据，以及预设的常数数据对各路LVDS信号中的时钟信号和数据信号进行位对齐处理，使所述基础时钟信号对应的常数时钟数据与所述常数数据一致；根据所述采样时钟信号对各路LVDS信号中位对齐处理之后的时钟信号进行采集，得到各时钟信号对应的常数时钟数据；判断各时钟信号对应的常数时钟数据是否均与所述常数数据一致；若否，则输出时钟线路故障提醒信息。