| 摘要 |
복수의 유전체층이 적층되고, 상기 유전체층을 사이에 두고 교대로 적층된 복수의 제1 및 제2 내부 전극을 포함하는 커패시터 바디, 상기 제1 내부 전극에서 상기 커패시터 바디의 실장 면을 통해 노출되도록 연장되게 형성되며, 상기 커패시터 바디의 길이 방향을 따라 서로 이격되게 배치되는 제1 및 제2 리드부, 상기 제2 내부 전극에서 상기 커패시터 바디의 실장 면을 통해 노출되도록 연장되게 형성되며, 상기 제1 및 제2 리드부 사이에 배치되는 제3 리드부, 상기 커패시터 바디의 실장 면에 상기 커패시터 바디의 길이 방향을 따라 서로 이격되게 배치되며, 상기 제1 및 제2 리드부와 각각 접속되는 제1 및 제2 외부 전극, 상기 커패시터 바디의 실장 면에 상기 제1 및 제2 외부 전극 사이에 배치되며, 상기 제3 리드부와 접속되는 제3 외부 전극, 상기 커패시터 바디 내에서 상기 제1 및 제2 내부 전극과 이격되어 배치되고, 상기 커패시터 바디 외부로 노출되는 제1 및 제2 더미 패턴, 및 상기 커패시터 바디의 외부에 형성되고, 상기 제1 및 제2 더미 패턴과 연결되며, 상기 제1 내지 제3 외부 전극과 이격되어 배치되는 방열 도체부를 포함하는 커패시터 부품과 그 실장 기판이 개시된다. |
