发明名称 PLANARIZATION APPARATUS AND METHOD FOR SEMICONDUCTOR SUBSTRATE
摘要 (과제) 반도체 기판 이면을 고스루풋으로 연삭, 연마 가공하고, 기판을 박육화ㆍ평탄화시킬 수 있는 이물질의 부착이 적은 반도체 기판을 제조하는 평탄화 가공 장치의 제공. (해결 수단) 반도체 기판의 로딩/언로딩 스테이지실 (11a), 이면 연마 가공 스테이지실 (11c), 이면 연삭 가공 스테이지실 (11b) 에 각각의 기계 요소를 수납한 평탄화 가공 장치 (1) 이며, 동시에 2 매의 기판을 연마 가공하는 이면 연마 스테이지 (70) 의 스루풋 시간을 1 매의 기판을 연삭 가공하는 이면 연삭 가공 스테이지 (20) 의 스루풋 시간의 약 2 배로 설계한 평탄화 가공 장치 (1).
申请公布号 KR101700964(B1) 申请公布日期 2017.01.31
申请号 KR20100081414 申请日期 2010.08.23
申请人 가부시키가이샤 오카모도 코사쿠 기카이 세이사쿠쇼 发明人 이데 사토루;가시와 모리유키;고바야시 가즈오;모치마루 요시유키;야마모토 에이이치;기다 히로아키;구보 도미오
分类号 H01L21/67;B24B9/00;B24B37/04;B24B37/10;B24B37/27;B24B41/00;B24B41/06;H01L21/304 主分类号 H01L21/67
代理机构 代理人
主权项
地址