发明名称 クロック制御回路及び半導体装置
摘要 【課題】クロックイネーブルのタイミング条件を容易に収束可能なクロック制御回路を提供する。【解決手段】クロック制御回路10は、クロック生成部12、クロックイネーブル生成部13とを有する。クロック生成部12は、第1周期を有する第1クロックと、第1周期以上の長さを有する第2周期を有し、少なくとも1つのパルスの配置が第1クロックのパルスの何れか1つの配置と一致するパルスを含む第2クロックとを生成する。クロックイネーブル生成部13は、第1クロック及び第2クロックのパルスが一致するタイミングを第1クロック及び第2クロックのパルスの配置から予測する。クロックイネーブル生成部13は、予測したタイミングと第1クロックのパルスの配置とから、パルスが一致するタイミングの前の第1クロックのパルスでラッチ可能なクロックイネーブルを生成する。【選択図】図4
申请公布号 JP2017021539(A) 申请公布日期 2017.01.26
申请号 JP20150138118 申请日期 2015.07.09
申请人 株式会社ソシオネクスト 发明人 松田 稔彦
分类号 G06F1/06;G06F13/42;H03K5/00 主分类号 G06F1/06
代理机构 代理人
主权项
地址