发明名称 REDUCED BITCOUNT POLYGON RASTERIZATION
摘要 소정의 그래픽 작업량의 래스터화를 수행하기 위한 기술이 개시되며, 실시예에 따라, 비교적 높은 비트 카운트 연산과 연관된 작업량의 부분은 제 1 프로세스 경로를 통해 프로세싱되고, 비교적 낮은 비트 카운트 연산과 연관된 작업량의 부분은 제 2의 비교적 빠른 프로세스 경로를 통해 프로세싱된다. 더욱 일반적인 관점에서, 소정의 프리미티브와 연관된 최대 비트 카운트가 복수의 이용가능한 프로세싱 경로 중 어느 것이 이용될 수 있는지를 판정하기 위해서 식별되고 임계치와 비교될 수 있다.
申请公布号 KR101700174(B1) 申请公布日期 2017.01.26
申请号 KR20157006001 申请日期 2013.09.23
申请人 인텔 코포레이션 发明人 수백 제이콥;벤티 니르
分类号 G06T15/10;G06T11/40 主分类号 G06T15/10
代理机构 代理人
主权项
地址