| 发明名称 | 一种基于3Gsps信号处理板多DAC同步输出的系统及方法 | ||
| 摘要 | 本发明公开了一种基于3Gsps信号处理板多DAC同步输出的系统及方法，包括：功分器和多个3Gsps信号处理电路；所述各3Gsps信号处理电路均包括：时钟缓冲器、D触发器、电平转换模块和DAC芯片；所述功分器的输入端用于接收时钟信号，其输出端分别与各3Gsps信号处理电路中的时钟缓冲器的输入端相连；所述时钟缓冲器的输出端分别与D触发器和DAC芯片相连；所述各D触发器的输入端还均用于接收同一同步信号，D触发器的输出端通过电平转换模块与DAC芯片相连。从硬件设计上保证多路DAC的同步设计的实现，满足每一次系统上电/复位各DAC通道的分频时钟相位固定。 | ||
| 申请公布号 | CN106357270A | 申请公布日期 | 2017.01.25 |
| 申请号 | CN201610780065.1 | 申请日期 | 2016.08.31 |
| 申请人 | 南京长峰航天电子科技有限公司 | 发明人 | 舒德军;吴智慧 |
| 分类号 | H03M1/66(2006.01)I;H03M1/74(2006.01)I | 主分类号 | H03M1/66(2006.01)I |
| 代理机构 | 南京纵横知识产权代理有限公司 32224 | 代理人 | 董建林 |
| 主权项 | 一种基于3Gsps信号处理板多DAC同步输出的系统，其特征在于，包括：功分器和多个3Gsps信号处理电路；所述各3Gsps信号处理电路均包括：时钟缓冲器、D触发器、电平转换模块和DAC芯片；所述功分器的输入端用于接收时钟信号，其输出端分别与各3Gsps信号处理电路种的时钟缓冲器的输入端相连；所述时钟缓冲器的输出端分别与D触发器和DAC芯片相连；所述各D触发器的输入端还均用于接收同一同步信号，D触发器的输出端通过电平转换模块与DAC芯片相连。 | ||
| 地址 | 210061 江苏省南京市高新开发区高科五路7号28号楼306-J室 | ||