发明名称 線形性向上処理器
摘要 この発明に係る信号発生器は、クロック信号を出力する基準信号源と、前記クロック信号を用いて、分周器を含むフィードバックループ型回路によりチャープ信号を生成するPLL(Phase Locked Loop)回路と、前記PLL回路で生成されたM番目(Mは1以上の整数)の周期のチャープ信号の周波数を検出し、前記PLL回路でM+1番目以降の周期において生成されるチャープ信号の周波数と所望の周波数との差が前記検出された周波数と前記所望の周波数との差より小さくなるように前記分周器の分周数を制御する線形性向上処理器と、を備えたことを特徴とする。この構成によって、レーダシステムの休止を回避しつつ、PLL回路の閉ループ構成やLFの時定数による影響も含めたチャープ信号の線形性劣化を補償することができる。
申请公布号 JP6066015(B1) 申请公布日期 2017.01.25
申请号 JP20160517576 申请日期 2015.10.01
申请人 三菱電機株式会社 发明人 和田 平;水谷 浩之;田島 賢一;檜枝 護重
分类号 G01S7/40;G01S13/34;H03L7/185 主分类号 G01S7/40
代理机构 代理人
主权项
地址