发明名称 SEMICONDUCTOR DEVICE
摘要 풀업 트랜지스터의 게이트의 전위의 저하를 억제하는 것을 과제의 하나로 한다. 구동 회로가 갖는 제 1 트랜지스터는, 제 1 단자가 제 2 배선에 전기적으로 접속되고, 제 2 단자가 제 1 배선에 전기적으로 접속되고, 게이트가 제 2 회로 및 제 3 트랜지스터의 제 1 단자에 전기적으로 접속되고, 제 2 트랜지스터는 제 1 단자가 제 1 배선에 전기적으로 접속되고, 제 2 단자가 제 6 배선에 전기적으로 접속되고, 게이트가 제 1 회로 및 제 3 트랜지스터의 게이트에 전기적으로 접속되고, 제 3 트랜지스터는, 제 2 단자가 제 6 배선에 전기적으로 접속되고, 제 1 회로는, 제 3 배선, 제 4 배선, 제 5 배선, 및 제 6 배선에 전기적으로 접속되고, 제 2 회로는, 제 1 배선, 제 2 배선, 및 제 6 배선에 전기적으로 접속된다.
申请公布号 KR101698812(B1) 申请公布日期 2017.01.23
申请号 KR20160098692 申请日期 2016.08.03
申请人 가부시키가이샤 한도오따이 에네루기 켄큐쇼 发明人 우메자키 아츠시
分类号 G09G3/36 主分类号 G09G3/36
代理机构 代理人
主权项
地址