| 摘要 |
【課題】クロックの周波数を高くできる隊列進行型記憶装置を提供する。【解決手段】隊列進行型記憶装置は、データの入力端子、データの出力端子及びデータの読込みを制御するパルス信号を入力する制御端子を含む端子部を夫々備える複数の記憶セルが、行及び列のうち列の方向に配置される列記憶ブロックと、複数の列記憶ブロックのうち行の方向に配列された列記憶ブロックで、列記憶ブロックの記憶セルの出力端子と、後列の列記憶ブロックの記憶セルの入力端子とを、記憶セルの行毎に接続するデータ線と、列記憶ブロックの複数の記憶セル各々の制御端子に接続され、制御端子にパルス信号を供給するパルス信号線と、最終列の列記憶ブロックの記憶セルの出力端子毎に設けられ、記憶セルからデータを読み出し、直前に出力したデータの値に応じ、最終列の記憶ブロックの記憶セルの出力端子のデータを判定する論理判定閾値レベルを変更する読出アンプ回路とを備える。【選択図】図１ |
