发明名称 ビット再マッピングシステム
摘要 方法は、第1のアドレスに関連するデータにおいてビットエラーが検出される読取り動作のカウントを示す第1の値をカウンタにおいて記憶するステップを含む。この方法は、第1の値が第1のしきい値を超えたことに応答して、メモリアレイに結合されるコントローラを使用して、第1のアドレスを第2のアドレスに再マッピングするステップをさらに含む。第1のアドレスは、メモリアレイの第1の要素に対応する。第2のアドレスは、コントローラ内のメモリに含まれる第2の要素に対応する。第1のアドレスを再マッピングすることが、第1のアドレスにあるデータの第1の読取り要求を受信することに応答して、第1の要素から読み取られた第1の値を第2の要素から読み取られた第2の値と置き換えることを含む。
申请公布号 JP2017502419(A) 申请公布日期 2017.01.19
申请号 JP20160543654 申请日期 2014.12.11
申请人 クアルコム,インコーポレイテッド 发明人 シアンユ・ドン;ジュン・ピル・キム;モサディク・サイフディン
分类号 G06F11/10;G11C29/00 主分类号 G06F11/10
代理机构 代理人
主权项
地址