| 摘要 |
本発明は、車両のための制御装置（１０）であって、制御装置（１０）は、少なくとも２つのプロセッサコア（１１０、１２０、１３０）と、大域的メモリ（３００）と、を備え、各プロセッサコア（１１０、１２０、１３０）は、各々局所的メモリ（１１２）を備え、各プロセッサコアは、自身の固有の局所的メモリにのみアクセスするよう構成され、及び、残りのプロセッサコアの局所的メモリにも、大域的メモリ（３００）にもアクセスしないように構成され、調整ユニット（２００）は、制御装置（１０）の大域的メモリ（３００）からデータを読み込んで、個々のプロセッサコア（１１０、１２０、１３０）の局所的メモリ（１１２）へと書き込むよう構成され、及び、個々のプロセッサコア（１１０、１２０、１３０）の局所的メモリ（１１２）からデータを読み込んで、大域的メモリ（３００）、及び／又は、残りのプロセッサコアの局所的メモリへと書き込むよう構成される、上記制御装置（１０）に関する。【選択図】図１ |
