集積回路の欠陥検出および修復

摘要

本明細書によれば、デバイスは、デバイス内に内蔵されたセルフテストロジック回路と、デバイス内にやはり内蔵された自己修復ロジック回路とを含む内部欠陥検出および修復回路を備える。一実施形態において、内蔵型セルフテストロジック回路は、メモリ内の複数の欠陥メモリセルを自動的に識別するように構成され得る。１または複数の欠陥メモリセルを識別すると、内蔵型自己修復ロジック回路は、メモリ内で欠陥セルをスペアセルと交換することにより、欠陥メモリセルを自動的に修復するように構成され得る。一実施形態において、複数のデータパターンが、メモリアドレスおよび周期的アドレスオフセットの関数として生成される。他の複数の態様が、本明細書において説明される。