发明名称 半導体装置および半導体装置の製造方法
摘要 活性領域(10)とp+分離領域(41)との間に、活性領域(10)を囲む順方向終端構造(20)が設けられている。順方向終端構造(20)とp+分離領域(41)との間に、順方向終端構造(20)を囲む逆方向終端構造(30)が設けられている。順方向終端構造(20)は、複数の第1FLR(21)と、第1FLR(21)に導電接続された第1FP(22)とからなる。逆方向終端構造(30)は、複数の第2FLR(31)と、第2FLR(31)に導電接続された第2FP(32)とからなる。逆方向終端構造(30)において、n-半導体基板のおもて面の表面層には、p+分離領域(41)に接し、かつ1つ以上の第2FLR(31)を内包する第2n型領域(35)が設けられている。第2n型領域(35)のドーズ量は、例えば0.1×1012/cm2〜1.6×1012/cm2である。
申请公布号 JPWO2014112057(A1) 申请公布日期 2017.01.19
申请号 JP20140557230 申请日期 2013.01.16
申请人 富士電機株式会社 发明人 ルー ホンフェイ
分类号 H01L29/06;H01L29/739;H01L29/78 主分类号 H01L29/06
代理机构 代理人
主权项
地址