发明名称 |
一种PCB设计方法及PCB |
摘要 |
本发明提供了一种PCB设计方法及PCB,其中,方法包括:确定目标PCB中至少两个叠层与至少一个参考层的位置关系,每一个叠层的叠层厚度以及每一个叠层上的信号线的类型;根据所述位置关系以及每一个所述叠层分别对应的叠层厚度,确定当前叠层上的差分线对的走线规则;根据每一个叠层分别对应的差分线对的走线规则以及当前叠层上的信号线的类型,确定当前叠层上每一个差分线对中AC耦合电容的设计间距;根据所述位置关系、每一个所述叠层分别对应的叠层厚度、当前叠层上差分线对的走线规则以及当前叠层上每一个差分线对中AC耦合电容的设计间距设计目标PCB。通过本发明的技术方案,可提高差分线对传输的信号的完整性。 |
申请公布号 |
CN106341948A |
申请公布日期 |
2017.01.18 |
申请号 |
CN201610812872.7 |
申请日期 |
2016.09.09 |
申请人 |
郑州云海信息技术有限公司 |
发明人 |
孙龙;武宁 |
分类号 |
H05K3/00(2006.01)I |
主分类号 |
H05K3/00(2006.01)I |
代理机构 |
济南信达专利事务所有限公司 37100 |
代理人 |
李世喆 |
主权项 |
一种印制电路板PCB设计方法,其特征在于,包括:确定目标PCB中至少两个叠层与至少一个参考层的位置关系,每一个所述叠层分别对应的叠层厚度以及每一个所述叠层上的信号线的类型;根据所述位置关系以及每一个所述叠层分别对应的叠层厚度,确定当前叠层上的差分线对的走线规则;根据每一个叠层分别对应的差分线对的走线规则以及当前叠层上的信号线的类型,确定当前叠层上每一个差分线对中AC耦合电容的设计间距;根据所述位置关系、每一个所述叠层分别对应的叠层厚度、当前叠层上差分线对的走线规则以及当前叠层上每一个差分线对中AC耦合电容的设计间距设计目标PCB。 |
地址 |
450000 河南省郑州市郑东新区心怡路278号16层1601室 |