发明名称 半导体器件的制造方法、衬底处理装置
摘要 本发明提供半导体器件的制造方法、衬底处理装置,用于使形成在衬底上的膜的膜品质提高。该半导体器件的制造方法具有通过执行规定次数的循环而在衬底上形成膜的工序,该循环中不同时地执行如下工序:向处理室内的衬底供给包含规定元素的原料的工序、从处理室内除去原料的工序、向处理室内的衬底供给包含氮、碳以及氢的第1反应体的工序、从处理室内除去第1反应体的工序、向处理室内的衬底供给包含氧的第2反应体的工序、从处理室内除去第2反应体的工序,将除去原料的工序的实施时间设定为比除去第1反应体的工序的实施时间长,或者将除去第2反应体的工序的实施时间设定为比除去第1反应体的工序的实施时间长。
申请公布号 CN106340443A 申请公布日期 2017.01.18
申请号 CN201610509911.6 申请日期 2016.06.30
申请人 株式会社日立国际电气 发明人 松冈树;广濑义朗;桥本良知
分类号 H01L21/02(2006.01)I;H01L21/67(2006.01)I 主分类号 H01L21/02(2006.01)I
代理机构 北京市金杜律师事务所 11256 代理人 杨宏军
主权项 一种半导体器件的制造方法,其特征在于,具有通过执行规定次数的循环而在衬底上形成膜的工序,该循环中不同时地执行如下工序:向处理室内的所述衬底供给包含规定元素的原料的工序;从所述处理室内除去所述原料的工序;向所述处理室内的所述衬底供给包含氮、碳以及氢的第1反应体的工序;从所述处理室内除去所述第1反应体的工序;向所述处理室内的所述衬底供给包含氧的第2反应体的工序;从所述处理室内除去所述第2反应体的工序,将除去所述原料的工序的实施时间设定为比除去所述第1反应体的工序的实施时间长,或者将除去所述第2反应体的工序的实施时间设定为比除去所述第1反应体的工序的实施时间长。
地址 日本东京都