INTEGRATED CIRCUIT PACKAGE

摘要

본 명세서의 실시예들은 집적 회로 패키지를 조립하는 방법에 관한 것이다. 실시예들에서 이러한 방법은 패시베이션층이 패턴화되지 않은 웨이퍼를 제공하여 웨이퍼에 내장되는 금속 도전체들의 충돌을 방지하는 것을 포함할 수 있다. 이러한 방법은 패시베이션층 상에 유전체 재료를 라미네이트하여 유전체층을 형성하는 것 및 유전체 재료를 선택적으로 제거하여 유전체층에 보이드들을 형성하는 것을 더 포함할 수 있다. 이들 보이드들은 금속 도전체들 위에 배치된 패시베이션층의 부분들을 드러낼 수 있다. 그리고 이러한 방법은 패시베이션층의 부분들을 제거하여 금속 도전체들을 드러내는 것을 포함할 수 있다. 다른 실시예들이 개시 및/또는 청구될 수 있다.