发明名称 PROCEDE DE REALISATION D'UN TRANSISTOR HAUTE TENSION A ENCOMBREMENT REDUIT, ET CIRCUIT INTEGRE CORRESPONDANT
摘要 Le circuit intégré (IC) comprend un substrat (S) et au moins un transistor MOS (TGE) comportant une région de grille (RG) enterrée dans une tranchée (T) du substrat (S), débouchant sur une face supérieure (FS) du substrat (S), et entourée par une région diélectrique (RDI) tapissant les parois internes de la tranchée (T), une région de source (RS) et une région de drain (RD) situées respectivement dans le substrat (S) de part et d'autre de la tranchée (T) au voisinage de ladite face supérieure (FS), ladite région diélectrique (RDI) possédant une zone diélectrique supérieure (ZDS) située au moins partiellement entre une partie supérieure (PS) de la région de grille (RG) et les régions de source (RS) et de drain (RD), et une zone diélectrique inférieure (ZDI) moins épaisse que la zone diélectrique supérieure (ZDS) et située entre une partie inférieure (PI) de la région de grille (RG) et le substrat (S).
申请公布号 FR3038774(A1) 申请公布日期 2017.01.13
申请号 FR20150056470 申请日期 2015.07.08
申请人 STMICROELECTRONICS (ROUSSET) SAS 发明人 DELALLEAU JULIEN;RIVERO CHRISTIAN
分类号 H01L21/8232;H01L29/772 主分类号 H01L21/8232
代理机构 代理人
主权项
地址