| 摘要 |
ネットワーク・オン・チップ（ＮｏＣ）で相互接続されたメモリアクセスシステムにおいて、メモリアクセス要求の順序が変更された場合でも、応答パケットを正しく生成する技術を提供する。インタフェース装置は、ＮｏＣ上のメモリに接続されたメモリコントローラと、集積回路上に形成されたバスネットワークとを接続する。メモリコントローラは、複数のリクエストデータの処理順序を調停する。インタフェース装置は、複数のリクエストパケットから抽出された複数のリクエストヘッダを第１の順序で受け取り、各リクエストヘッダに対応する各レスポンスヘッダが第１の順序に従って読み出されるよう記憶するヘッダ生成記憶部と、複数のリクエストデータが第２の順序でメモリに送信されたとき、各レスポンスヘッダが第２の順序に従って読み出されるよう、ヘッダ生成記憶部を制御するヘッダ順序制御部とを備えている。 |
