| 摘要 |
【課題】メモリ素子のサイズの安定化、特性劣化の抑制を図る。【解決手段】メモリ素子１３は、基板１１上に設けられた下部導体１３ａと、下部導体１３ａ上方に設けられた上部導体１３ｃと、下部導体１３ａと上部導体１３ｃとの間に介在された中間層１３ｂとを有する。このメモリ素子１３に隣接して、基板１１上に設けられた下部導体１４ａと、下部導体１４ａ上方に設けられ下部導体１４ａと短絡された上部導体１４ｃとを有する通電素子、例えば通電素子１４Ａが配置される。その下部導体１４ａにはコンタクト１６が接続され、上部導体１４ｃの上面にはコンタクト１８が接続される。【選択図】図１ |
