发明名称 データ処理装置、およびデータ処理方法
摘要 【課題】バンクアクセスの衝突回数の低減を図ること。【解決手段】入力バッファ120は、連続したアドレスが交互に割り振られた複数のバンク110を有するデータメモリ101からバンクライン長と同一長の入力データ群を読み出して格納し、複数のステージに分割されたFFTのバタフライ演算を行う演算部の入力端子に入力データ群を入力する。出力バッファ121は、入力データ群と同一長であって演算部の出力端子から出力される出力データ群を格納し、出力データ群をデータメモリ101に格納する。制御部122は、複数のステージのうちの特定のステージにおいて、複数のバンク110の連続順序に従うように出力データ群の中から出力対象となる出力データを選択し、入力データ群の読み出し対象のバンク110とは異なるバンクに、バンク110に選択した出力データを複数のバンク110の連続順序に従って格納させる制御を行う。【選択図】図1
申请公布号 JP2017010325(A) 申请公布日期 2017.01.12
申请号 JP20150125893 申请日期 2015.06.23
申请人 富士通株式会社 发明人 葛 毅
分类号 G06F17/14 主分类号 G06F17/14
代理机构 代理人
主权项
地址