| 摘要 |
【課題】供給電圧の低下および低減を実現しサポートするメモリ回路のための異なる手法および有益なアーキテクチャを提供する。【解決手段】本発明は、第１の端子（１５）と第２の端子（１７）とを有する、データを記憶するための少なくとも１つのビットセル（１２）であって、端子（１５、１７）のうちの一方はビット線（１６）に結合された、ビットセル（１２）と、ビット線（１６）に接続され、電流源（２２）に接続され、ビットセル（１２）に電流を選択的に供給するように動作可能である少なくとも１つの電流スイッチ（２０）と、ビット線（１６）上で感知ノード（３３）に接続された少なくとも１つの入力（３１）を有するセンス増幅器（３０）であって、感知ノード（３３）はビットセル（１２）と少なくとも１つの電流スイッチ（２０）との間に位置する、センス増幅器（３０）とを備えるメモリ回路に関する。【選択図】 図１ |
