| 主权项 |
一种抗单粒子翻转和单粒子瞬态脉冲的触发器设计方法，其特征在于实现步骤如下：第一步，电路加固设计；基于DICE结构，采用0.13um体硅CMOS工艺，设计带延迟滤波的冗余时钟DICE触发器电路，所述带延迟滤波的冗余时钟DICE触发器电路由延迟滤波电路和DICE触发器电路组成，延迟滤波电路的输出与DICE触发器电路的数据输入端相连；所述延迟滤波电路由延迟单元和滤波电路两部分组成，利用延迟单元对输入的数据在前后800ps时刻分别进行取样，若这几个时刻输入不同，则说明数据受到SET扰动，则由滤波电路C‑element进行比较表决；所述DICE触发器电路包括数据输入端、数据输出端、冗余传输电路、两路冗余时钟、主锁存单元和从锁存单元；其中数据输入端在时钟的上升沿采样触发器输入的数据，输出连接主锁存单元和冗余传输电路；主锁存单元在时钟处于高电平时，对采样的数据状态进行维持，并通过冗余传输电路将数据给到数据输出端进行输出；从锁存单元与主锁存单元之间通过冗余传输电路相连，在时钟处于低电平时，从锁存单元对采样的数据状态进行维持，并将数据给到数据输出端进行输出；两路冗余时钟为触发器各部分结构提供时序控制；数据输入端采用C<sup>2</sup>MOS电路结构代替传统结构中的传输门；采用两路冗余时钟设计，分别为CK1和CK2，通过两级相同的反相器后作为触发器的时钟输入；主锁存单元和从锁存单元均采用DICE，即双互锁存储结构，主锁存单元包括四个相关的存储节点MA、MB、MC、MD，其中MA和MC存储相同的逻辑值，称为一对主敏感节点，MB和MD存储相同的逻辑值，称为一对主敏感节点；其中MA和MB、MD存储不同的逻辑值，称为从敏感节点，MC和MB、MD存储不同的逻辑值，称为从敏感节点；从锁存单元包括四个相关的存储节点SA、SB、SC、SD，其中SA和SC存储相同的逻辑值，称为一对主敏感节点，SB和SD存储相同的逻辑值，称为一对主敏感节点；其中SA和SB、SD存储不同的逻辑值，称为从敏感节点，SC和SB、SD存储不同的逻辑值，称为从敏感节点；主锁存单元和从锁存单元之间，采用了结构相同的冗余传输电路；DICE触发器的数据通过连接反相器输出；第二步，版图加固设计；(1)增加DICE触发器电路中存储节点之间的距离在DICE触发器电路的结构版图中设计一对主敏感节点的距离大于11um，一对从敏感节点距离大于5um；(2)减小漏区面积；采用的标准单元高度为4.0μm，相当于10个金属1的节宽。 |
