发明名称 抗单粒子翻转的加固SRAM电路
摘要 本发明提供了抗单粒子翻转的加固SRAM电路。该加固SRAM电路包括:读写模块、隔离模块、上拉模块和下拉模块。读写模块,用于在字线信号WL为高电平时,对第三节点n3和第四节点n4的数据读出/写入。隔离模块包括:第一隔离单元和第二隔离单元。上拉模块包括:第一上拉单元和第二上拉单元。下拉模块包括:第一下拉单元和第二下拉单元。本发明通过上述四个模块的协同工作,在保证抗单粒子翻转能力的同时保持较快的读写速度,较短的翻转恢复时间以及较低的功耗。
申请公布号 CN106328189A 申请公布日期 2017.01.11
申请号 CN201510357822.X 申请日期 2015.06.25
申请人 中国科学院电子学研究所 发明人 杨海钢;李天文;蔡刚
分类号 G11C11/413(2006.01)I 主分类号 G11C11/413(2006.01)I
代理机构 中科专利商标代理有限责任公司 11021 代理人 曹玲柱
主权项 一种抗单粒子翻转的加固SRAM电路,其特征在于,包括:读写模块、隔离模块、上拉模块和下拉模块;读写模块,用于在字线信号WL为高电平时,对第三节点(n3)和第四节点(n4)的数据读出/写入;隔离模块包括:第一隔离单元和第二隔离单元;第一隔离单元包括:第三PMOS管(MP3)和第四PMOS管(MP4),其中,第三PMOS管(MP3)的源极连接至第五节点(n5);第四PMOS管(MP4)的源极连接至第六节点(n6);第二隔离单元包括:第一NMOS管(MN1)和第二NMOS管(MN2),其中,第一NMOS管(MN1)的源极连接至第一节点(n1),第二NMOS管的源极连接至第二节点(n2);其中,第三PMOS管(MP3)和第一NMOS管(MN1)的漏极、第四PMOS管(MP4)和第二NMOS管(MN2)的栅极,共同连接第三节点(n3);第三PMOS管(MP3)和第一NMOS管(MN1)的栅极、第四PMOS管(MP4)和第二NMOS管(MN2)的漏极,共同连接至第四节点(n4);上拉模块包括:第一上拉单元和第二上拉单元;下拉模块包括:第一下拉单元和第二下拉单元;其中,第一上拉单元和第二下拉单元共同作用,用于保持第五节点(n5)和第六节点(n6)其中之一为高电平,其中另一为低电平;第二上拉单元和第一下拉单元共同作用,用于保持第一节点(n1)和第二节点(n2)其中之一为高电平,其中另一为地低电平。
地址 100190 北京市海淀区北四环西路19号